De timing van extra geheugen
De prestaties en stabiliteit van een systeem hangt gedeeltelijk af van het geheugen wordt gebruikt en de instellingen voor de RAM timing. Veel gebruikers kunnen de voorkeur “xyz” merk, en zeker met merknaam geheugen is een heel goed idee, aangezien het geheugen van lage kwaliteit is vaak aan de basis van veel stabiliteit. Het is echter ook belangrijk om aandacht te besteden aan de timing instellingen van het geheugen gebruikt.
BELANGRIJK: Instellen van het geheugen timings verkeerd zou kunnen resulteren in verloren of gecorrumpeerde data (met als gevolg instabiliteit van het systeem) of boot / post mislukking.Als een systeem niet post, kunt standaardinstellingen worden hersteld door het opruimen van de CMOS / BIOS via de duidelijke real-time klok jumper op het moederbord. Raadpleeg de handleiding van de raad voor de juiste procedure.
Het onderwerp van het geheugen architectuur is te gedetailleerd en te complex om te dekken in een kort artikel. We zullen proberen een deel van het onderwerp dat geheugen timings adressen en hoe ze werken te vereenvoudigen.
Typische timing parameters verschijnen als 2-3-2-6-T1 of een variant. Dus wat doen deze cijfers betekenen?
Alvorens ons te verdiepen in deze specifieke instellingen, laten we eerst een aantal gemeenschappelijke termen die worden gebruikt bij het bespreken van geheugen timing definiëren:
- RAS – Row Address Strobe of Row Address Select
- CAS – Column Address Strobe of Kolom adres te selecteren
- TRA ‘s – Actief om voorvuldruk vertraging, dit is de vertraging tussen de voorvuldruk en activering van een rij
- tRCD – RAS aan CAS Delay, de tijd die nodig is tussen de RAS en CAS-toegang
- TCL – (of CL) CAS Latency
- TRP – RAS Precharge; de tijd die nodig is om van de ene rij naar de volgende rij, bijvoorbeeld, schakelt het interne geheugen banken
- tCLK – klok; de lengte van een klokcyclus
- Command Rate – de vertraging tussen Chip Select (CS), of wanneer een IC is geselecteerd en de tijd commando’s kunnen worden afgegeven aan de IC
- Latency – De tijd vanaf het moment dat een verzoek wordt gedaan wanneer deze wordt beantwoord; de totale tijd die nodig is voordat er gegevens kunnen worden weggeschreven of gelezen uit het geheugen.
Enkele van de bovenstaande voorwaarden zijn belangrijker voor stabiliteit van het systeem en de prestaties dan anderen. Echter, om het geheel te begrijpen, is het belangrijk om te begrijpen van de rol van elk van deze instellingen / signalen. Daarom, de nummers 2-3-2-6-T1 verwijzen naar CL-tRCD-TRP-Tras-Command Rate en worden gemeten in klokcycli.
TRA ‘s
Geheugen architectuur is als een spreadsheet met rij na rij en kolom op kolom, met elke rij wordt een bank. Voor de CPU-geheugen, moet eerst bepalen welke rij of de bank in het geheugen worden benaderd en vervolgens activeren die rij met het RAS-signaal. Eenmaal geactiveerd, kan de rij voorbij en dan worden geopend, totdat de gegevens is uitgeput. Dit is de reden waarom TRA ‘s weinig effect op de algehele systeemprestaties, maar is van invloed kunnen zijn stabiliteit van het systeem, indien verkeerd ingesteld.
tRCD
tRCD is de vertraging vanaf het moment dat een rij wordt geactiveerd wanneer de cel (of kolom) wordt geactiveerd via het CAS-signaal en de gegevens kunnen worden geschreven naar of gelezen van een geheugencel. Als het geheugen sequentieel toegankelijk is, de rij is reeds actief is en tRCD zal niet veel invloed hebben. Echter, als het geheugen is niet toegankelijk op een lineaire manier, moet de huidige actieve rij worden uitgeschakeld en vervolgens een nieuwe rij geselecteerd / geactiveerd. In een dergelijk voorbeeld, kunnen lage tRCD de prestaties te verbeteren. Maar zoals bij elk ander geheugen timing, om deze te laag is voor de module kan tot instabiliteit.
CAS Latency
Zeker, een van de belangrijkste timings is de CAS Latency, dat is ook de een de meeste mensen begrijpen. Aangezien de gegevens vaak sequentieel toegankelijk is (zelfde rij), de CPU hoeft alleen maar kiezen uit de volgende kolom in de rij om het volgende stuk van de gegevens op te halen. Met andere woorden, CAS Latency is de vertraging tussen het CAS-signaal en de beschikbaarheid van geldige gegevens over de data pins (DQ). De wachttijd tussen kolom toegang (CAS) speelt dan een belangrijke rol in de prestaties van het geheugen. Hoe lager de latency, hoe beter de prestaties. Wel moet de geheugenmodules kunnen low-latency-instellingen te ondersteunen.
TRP
TRP is de tijd die nodig is om een rij toegang te beëindigen en de volgende rij toegang te beginnen. TRP kunnen ook gezien worden als de vertraging nodig tussen het uitschakelen van de huidige rij en het selecteren van de volgende rij. Dus in combinatie met tRCD, de tijd die nodig (of vereist klokcycli) aan banken schakelaar (of rijen) en selecteer de volgende cel voor het lezen, schrijven, of een verfrissend is een combinatie van TRP en tRCD.
TRA ‘s
TRA ‘s is de benodigde tijd voor (of nodig vertraging) tussen de actieve en voorvuldruk commando’s. Met andere woorden, hoe lang het geheugen moet wachten voordat de volgende toegang tot het geheugen kan beginnen.
tCLK
Dit is gewoon de klok gebruikt voor het geheugen. Merk op dat, omdat de frequentie is 1 / t, als het geheugen draait op 100Mhz waren, zou de timing van het geheugen worden 1/100Mhz of 10nS.
Command Rate
De Command Rate is de tijd die nodig is tussen de chip te selecteren signaal en wanneer commando’s kunnen worden afgegeven aan de RAM-module IC. Typisch, deze zijn ofwel 1 of 2 uur.
Dit bestrijkt een groot deel van de basisinstellingen voor extra geheugen en hoe ze werken. Zoals eerder vermeld, is het belangrijk om te begrijpen wat jouw extra geheugen timing zal ondersteunen.Raadpleeg de website van de leverancier van uw extra geheugen voor meer informatie.